(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-106649

(43)公開日 平成7年(1995)4月21日


(51)Int.Cl. ⁶ H 0 1 L 39/22 21/82	識別記号 ZAA Z	庁内整理番号 9276-4M	FI	技術表示箇所
27/10	4 5 1	7210 – 4M 8122 – 4M	H 0 1 L 21/82	В
			審査請求有	請求項の数1 FD (全 4 頁)
(21)出願番号	特顧平5-276177		(71)出願人 00000114 工業技術	院長
(22)出顧日	平成5年(1993)10月7日		(72)発明者 青柳 昌 茨城県つ	千代田区霞が関1丁目3番1号 3宏 つくば市梅園1丁目1番4 工業技 ・技術総合研究所内
				。 Pくば市梅園1丁目1番4 工業技 F技術総合研究所内
				5 アイス
			(74)指定代理人 工業	接 技術院電子技術総合研究所長 最終頁に続く

(54)【発明の名称】 超伝導論理集積回路のパタンレイアウト方法

(57)【要約】

【目的】 基板上に搭載する超伝導論理集積回路を複数 の部分に分割するとき、当該各分割部分に関する最適な パタンレイアウトを簡単かつ迅速に得る。

【構成】 スタンダードセル方式の自動配置配線手法に 用いるフロアプラン12を超伝導論理集積回路の分割数 「2」に従って領域A, Bに分割した後に、当該スタン ダードセル方式の自動配置配線手法を実行する。



11: パッド用フロアプラン

12: 回路用フロアプラン

1

【特許請求の範囲】

【請求項1】 基板上に搭載する超伝導論理集積回路を 複数部分に分割する際、該各分割部分ごとに適当なパタ ンレイアウトを得るための方法であって;スタンダード セル方式の自動配置配線手法に用いるフロアプランを上 記超伝導論理集積回路の分割数に従って分割した後に、 該スタンダードセル方式の自動配置配線手法を実行する こと:を特徴とする超伝導論理集積回路のパタンレイア ウト方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、基板上に搭載する超伝 導論理集積回路を複数の部分に分割する必要がある場合 に、各分割部分ごとに適当なるパタンレイアウト(セル 配置配線パタン)を簡単に得るための改良に関する。

[0002]

【従来の技術】高速で動作するジョセフソン論理集積回 路の基板上におけるパタンレイアウト(換言すれば製造 時におけるマスクパタン)に関する自動設計手法とし て、全ての論理セルに関し同じ高さを持つようにマスク バタンが設計されるスタンダードセルを用い、論理回路 図に基づいて全集積回路部分に関し自動配置配線を実行 する手法及び装置がある。

【0003】これは、スタンダードセル方式の自動配置 配線手法と呼ばれ、この分野で公知であるが、図3に は、この方式に従う場合に、スタンダードセル10を配置 可能な領域を規定する回路用フロアプラン12が示されて いる。複数列平行して設けられる回路用フロアプラン12 の各列はスタンダードセルと同じ高さを持っており、当 該フロアプラン12の全面積の合計は、集積回路に必要な 30 全てのセルの面積の合計の1.5倍から2倍とされる。 回路用フロアプラン12の周辺を取り囲むパッド用フロア プラン11は、バッドを配置するための領域である。

【0004】図4には、図3に示されているフロアプラ ンに基づき、スタンダードセル方式の自動配置配線手法 に従ってパタンレイアウト設計の行なわれた集積回路の 一例の平面構成が示されている。各スタンダードセル1 0,・・・・・ は外形のみ示されている。また、配線は二層 の金属配線であり、図中、最下部に示されているROM プレーンセル13はROMプロック13として取扱い、プロ 40 ックルータにより配線を行なった。パッドセル14も、適 当個所に適当個数が配置されている。ただし、図中では 電源配線は行なっていない。

[0005]

【発明が解決しようとする課題】このようなスタンダー ドセル方式の自動配置配線手法は、基板上に形成すべき 超伝導論理集積回路を全て単一の領域から構成して良い 場合には極めて便利であり、図4に示したような適当な るパタンレイアウトが得られる。しかし、同じ基板上に 搭載される超伝導論理集積回路であっても、これを複数 50 積回路の一例の平面構成が示されている。本図において

の部分に分割形成したいときも良くある。 このような場 合、従来例においては、方法1:スタンダードセル方式 により設計されたパタンを、その後、手動により分割す る, 方法2:論理回路図上で予めプロックに分割し(パ ーティションを行ない)、それぞれのプロックごとにス タンダードセル方式によって自動配置配線を行なった 後、プロックルータによりプロック間を配線する、等の

手法により、複数の分割部分を含む集積回路全体の設計

【0006】しかし、上記方法1では、集積回路中のセ ル数が多くなると、分割のために一度に選択して移動す ることが不可能になるため、少しづつ移動するしかな く、非常に時間の掛かる作業となる。一方、スタンダー ドセル方式を用いた集積回路の自動配置配線手法では、 集積回路の分割が適当であったか否かの判断は、最終的 に集積回路を設計し終ってからでなければできないの で、上記方法2に従った場合、判断結果に基づき、論理 回路図に戻って再分割をやり直す必要が生ずると、当該 自動設計を始めから再実施せねばならず、実際上も、最 20 適な分割を行なうには、このような手順を何度か繰返せ ねばならないことが多かった。

[0007]

を行なっていた。

【課題を解決するための手段】本発明はこのような実情 の下になされたもので、基板上に搭載する超伝導論理集 積回路を複数の部分に分割する必要が生じた場合、各部 分に関する最適なパタンレイアウトを簡単かつ迅速に得 るために、スタンダードセル方式の自動配置配線手法に 用いるフロアプランをまずは超伝導論理集積回路の分割 数に従って分割した後に、当該スタンダードセル方式の 自動配置配線手法を実行する、という手法を提案する。 [0008]

【実施例】図1には、基板上における分割数が「2」の 場合の本発明に従うバタンレイアウト法が説明されてい る。図中の各符号については、図3,4に示されている 対応構成要素と同じとしているが、本発明によると、分 割数「2」に応じ、スタンダードセル方式の自動配置配 線手法用の回路用フロアプラン12は、この場合、左右に 並置の関係で、二つの領域A、Bに分割されている。各 領域A、Bの面積は等しく、それらの面積の合計は、基 板上に必要な全セルの面積の合計の1.5倍から2倍と されている。また、回路用フロアプラン12の各列は、ス タンダードセル10と同じ高さを持っており、回路用フロ アプラン12を取り囲むパッド用フロアプラン11は、パッ ドを配置するための領域である。

【0009】図2には、本発明に従って図1に示された ような回路用フロアプラン12の分割手続がなされた後 に、分割された領域A、Bを含むフロアプランに基づ き、スタンダードセル方式の自動配置配線手法を実行 し、これによってパタンレイアウト設計の行なわれた集 3

も図4におけると同様に、各スタンダードセル10,・・・・・ ・は外形のみ示されており、また、配線は二層の金属配 線であり、図中、最下部に示されているROMプレーン セル13はROMプロック13として取扱い、プロックルー 夕により配線を行なった。パッドセル14も、適当個所に 適当個数が配置されている。図中では電源配線は行なっ ていないが、各分割された超伝導論理集積回路部分に は、それぞれ専用に図示しない電源供給回路(一般に外 付けの高周波電力源と各超伝導論理集積回路部分とのイ ンピーダンス整合を採るためのインピーダンス変換回 10 手法に従う場合のフロアプランに関する説明図である。 路)が備えられる。

【0010】この図4に明らかなように、本発明に従う と、各分割部分ごとにセルが均等に配置され、全集積回 路が適切に二分割されていることが分かる。もちろん、 必要な分割数に応じ、図1における回路用フロアプラン 12の分割数は増やすことができる。

[0011]

【発明の効果】本発明によると、分割されたそれぞれの 超伝導論理集積回路部分に均等にセルが配置され、超伝 導論理集積回路の分割が適切に行なわれる。そのため、

煩雑で時間の掛かる手動作業や、論理回路図に戻っての 再分割作業の必要がなくなり、設計に要する時間を大幅 に短縮することができる。

【図面の簡単な説明】

【図1】本発明による超伝導論理集積回路パタンレイア ウト方法の特徴部分を説明する説明図である。

【図2】本発明方法によって得られた超伝導論理集積回 路の平面構成に関する概略構成図である。


【図3】一般的なスタンダードセル方式の自動配置配線

【図4】一般的なスタンダードセル方式の自動配置配線 手法により得られた超伝導論理集積回路の一例の平面構 成に関する概略構成図である。

【符号の説明】

- 10 スタンダードセル,
- 11 パッド用フロアプラン、
- 12 回路用フロアプラン,
- 13 ROMプロック, 14 パッドセル、
- 20 A, B フロアプランに関する各分割領域.


【図1】




11: パッド用フロアプラン

12:曹略用フロアアラン

[図2]




[図3]



11: パッド用フロアプラン12: 図路用フロアプラン

[図4]



フロントページの続き

(72)発明者 高田 進

茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内